技术参数

MAX 7000设备包含32到256个宏小区被称为逻辑阵列块（LAB）。每个宏单元具有可编程AND/固定OR阵列和可配置使用独立可编程时钟、时钟启用、清除和预设功能。为了构建复杂的逻辑函数，每个宏单元可以补充了可共享扩展器产品术语和高速并行扩展器产品术语，最多可提供32个产品术语每个宏小区。MAX 7000系列提供可编程速度/功率优化。设计的速度关键部分可以在高速度/满功率，而其余部分以降低的速度运行速度/低功率。此速度/功率优化功能可实现设计人员将一个或多个宏小区配置为以50%或更低的速度运行同时仅增加标称定时延迟。最大7000E和MAX 7000S设备还提供了一种选项，可降低输出缓冲器，在非速度临界时最小化噪声瞬变信号正在切换。所有MAX 7000设备的输出驱动器（除44针装置）可设置为3.3V或5.0V操作，允许MAX 7000设备用于混合电压系统。MAX 7000系列由Altera开发系统支持是提供示意图、包括VHDL的文本的集成包，Verilog HDL和Altera硬件描述语言（AHDL）-波形设计输入、编译和逻辑合成、仿真以及时序分析和设备编程。该软件提供EDIF 2 0 0和3 0 0、LPM、VHDL、Verilog HDL和其他接口来自其他基于工业标准PC和UNIX工作站的EDA工具的额外设计入口和仿真支持。软件运行在基于Windows的PC、Sun SPARCstation和HP 9000系列上700/800工作站。